PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-284548

(43)Date of publication of application: 12.10.2001

(51)Int.CI.

H01L 27/10 H01L 27/108

H01L 21/8242

(21)Application number: 2000-099647

(71)Applicant: FUJITSU LTD

(22)Date of filing:

31.03.2000

(72)Inventor: KISHII SADAHIRO

WATANABE JUNICHI


ITO AKIO

KELLY ANDREW

(54) SEMICONDUCTOR MEMORY DEVICE AND PRODUCING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent oxidization between the lower electrode of a capacitor and a plug. SOLUTION: A hole 18 is formed on an insulating film 17. a barrier metal layer 19a is formed on the inner surface of the hole 18 and the upper surface of the insulating film 17, and a tungsten layer 19b is formed on the barrier metal layer 19a inside the hole 18 by CVD. Then, the tungsten layer 19b and the barrier metal layer 19a are removed from the upper surface of the insulating film 17 by either grinding or etching, the tungsten layer 19b is left inside the hole 18 in the state of making a recessed part 18a existent at the upper part inside the hole 18. and a contact metal layer 19c is formed inside the insulating film 17 and the recessed part 18a. Then, the contact metal layer 19c is removed from the upper surface of the insulating film 17 and left only inside the recessed part 18a by either grinding or etching, a ferroelectric capacitor 20 is formed thereon and further, the capacitor 20 is annealed in the oxygen-containing atmosphere.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国**特許**庁(J.P)

02 公開特許公報(A)

(11)新許出版公司爭号 特別2001—284548 (P2001—284548A)

(43)公開日 平成13年10月12日(2001.10.12)

(51) Int.CL*

HOIL 27/10 27/108 21/8242 **通**別起号

451

FI HOIL 27/10 7-73-1 (**2-3**); 451 5F083

4

651

李奎蘭水 未請求 請求項の数7 OL (全 11 頁)

(21) 出版的 中原2000-99647(P2000-99647)

(22)出始日

平成12年8月31日(2000.8.21)

(71) 出版人 000005223

常上温森式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72) 発明者 岸井 貞浩

神族/[原][解前中原区上小田中4丁目1番

1号 富土西森式会社内

(72)発明者 建贝 到一

神奈川県川崎市中原区上小田中4丁目1番

1号 富士區株式会社内

(74) 代理人 100081872


弁理士 買本 啓三

是終質に於く

(54) [発明の名称] 半導体配管装置及びその観光方法

(57) 【要约】

「課題」半英株記憶装置の製造方法に関し、キャパシタ下部電極とブラグの間の酸化を防止すること。
「解決手段」絶縁映下アにホール18を形成し、ボール18内面と絶縁映17上面の上にパリアメタル層19.6を形成し、CVD法でダングステン層19.6をホール18内のパリアメタル層19.6を指縁映17上面から除去するとともに、ボール18内の上部に凹部1.8.6が存在する状態でタングステン層19.6を指縁映17上面から除去するとともに、ボール18内の上部に凹部1.8.6が存在する状態でタングステン層19.6をボール18内に残し、指縁映17と凹部18.6内にコンタクトメタル層19.6を形成し、研磨、エッチパックのいずれかでコンタクトメタル層19.cを形成し、研磨、エッチパックのいずれかでコンタクトメタル層19.cを形成し、研磨、エッチパックのいずれかでコンタクトメタル層19.cを形成し、研磨、エッチパックのいずれかでコンタクトメタル層19.cを絶縁映17上から除去して凹部18.6内にのみ残し、その上に強誘電体キャパシタ20を形成し、さらにキャパシタ20を触素含有雰囲気中でアニールする。



【特許諸求の範囲】

【請求項 1】半導体基版の上に形成された絶縁限と、

前記拾録膜に形成されたボールと、

対記ホールの中で上部に凹部を育するように形成された タングステン層と、前記絶縁限の上に形成された酸化イ リジウムを有する下部電極と強誘電体限と上部電極とか らなるギャバシタと、

前記ホールの前記凹部内に埋め込まれ、前記下部電極と 前記タングステン層とのコンタクト抵抗を低減したコンタクトメタル層とを有する半導体記憶装置。

[語求項 2] 前記四部内において、前記コンダクトメタル度の上に形成されたイリジウム度を有することを特徴とする語求項 1 に記載の半導体記憶装置。

(請求項3) 前記コンタクトメタルは、産化チタン、室 化タングステン、変化タンタル、タンタル、変化アルミ ニウムシリコン、変化タンタルシリコンから選択される ことを情報とする請求項1又は請求項2に記載の半導体 記憶装置。

[請求項 4] 半導体基版の上に絶縁既を形成する工程 と、

前記路段映にホールを形成する工程と、

前記ホール内面と前記絶縁既上面の上にパリアメタル層 を形成する工程と、

前記パリアメタル層の上にGVの法によってタングステーン層を形成して、該タングステン層を耐記ホール内に発しなるのではました。

研究。エッチパックのいずれかによって前記タングステン層及び前記パリアメタル層を前記語辞解上面から除去ずるとともに、前記ホール内の上部に凹部が存在する状態で付記タングステン層を前記ホール内に残す工程と、前記館録解と前記凹部内にコンタクトメダル層を形成する工程と、

研究: エンチバックのいずれかによって前記コシタクト メタル母を前記絶縁映上から除去して前記四部内にのみ サスエロト

計記ホールの上に形成されて酸化イリジウムを有する下部を後と強誘薬体層と上部単極とからなるキャムシスを形成する工程とを有する半導体記憶装置の製造方法。

【請求項5】対記コンタクト層を対記地録映から除去する前が後に、対記コンタクト層の上にイリジウム層を形成するTrgと

研磨。エッチバックのいずれかによって前記イリジウム 層を前記絶縁限止から除去して前記凹部内で前記コンタ クドメタル層の上にのみ残す工程とをさらに有する請求 項 41記載の単導体記憶装置の製造方法。

[請求項 6] 前記手セパシタの形成移に前記キセパシタ を酸素含有雰囲気中でアニールすることを特徴とする請求項4に記載の半等体記憶装置の製造方法。

【諸求項7】前記コンタクトメタルは、安化チタン、金 化タングステン、安化タンタル、タンタル、安化アルミ ニウムシリコン、室化ダンタルシリコンの合選択されることを特徴とする話求項4又は話求項5[記載の単爆休記憶機器の製造方法。

【発明の詳細な説明】

[0001]

[発明の属する技術分野] 本発明は、半路体記憶装置及びその製造方法に関し、より詳しくは、強誘電体、高勝・電体キャバシタを含む半路体記憶装置及びその製造方法:

(0002)

【従来の技術】近年、「Cガード等のメモリデバイスとしてFeRAMの使用されている。FeRAMのセル様。 造として何えば図1に示すような構造のものがある。図 1において、シリコン参板1にはMOSドランジスタ2 が形成され、その上にはキャバシタマが形成されてい

【0003】 そのMOSトランジスタ2は、シリコンを振っ上にケート始起限2。を介して形成されたゲート電流(ワード線)26と、ケート電振2.60両側のシリコンを振っに形成された不純物拡散層2。2.2.d とを有しっている。また、MOSトランジスタ2.を覆うSi02層間絶縁限3に形成されたボール4にはポリシリコンのプラグラが埋め込まれ、そのプラグラは、シリコン差振1の不純物拡散層2。に接続されている。また。Si02層間絶縁、関う上には、一部がプラグラに接続する第一の酸化イリジウム(iro2)限5。が形成され、その上には第一のイリジウム(iro2)限5。第二の酸化イリジウム関5。及び第二のイリジウム関5。が第二の酸化イリジウム関5。及び第二のイリジウム関5。が第二の酸化イリジウム関5。及び第二のイリジウム関5。が順に形成されている。

[0004]第一の「FOORES。第一の「FRES B、第二の「FROORES」を対してませ、
の「FROORES」を対している。ことではいる。
はいるのではいるのでは、また。P、Z T 強誘症体、
はいないではいるのでは、また。P、Z T 強誘症体、
はいないではいるのでは、また。P、Z T 強誘症体、
はいないではいるのでは、また。P、Z T 強誘症体、
はいないでは、 またのが、 さらに第三の酸化イリジウム膜 B
e、第二のイリジウム膜 B b も所定の大きさにバターニーングされてキャバシタのの上部重任 B を構成する。

[OCO 5] 以上のようなポリシリコンのブラグ5直上にキャパシタでを形成する構造は、例えば、1989; Symposium on VLSI Technology Digest of Technology Pagers, Pp. 14に142 に記載されている。この文献に記載されているブラグの材料であるポリシリコンは、タングステンと比較して抵抗が高いので、ロジックテバイスとの過去には向いていない。

[0005]

【発明が解決しようとする課題】本発明者は、ブラグの 材料として、抵抗が低く、ロジックとの温度が容易なタ ングステンを採用することを試みている。設計ルールが O: 35μ m世代以降の手達体デバイスでは、MOSト ランジスタの不純物拡散積極にフラグが接触する面積が 着じく挟まり、ブラグと不純物拡散積極との表面コンタ クト抵抗が例えば1kのレベルにまで達し、法留まりを 悪化する要因として見逃せなくなったため、不純物威敵 減域裏面を高融点金属シリサイド化するいわゆるサリサ イド技術を用いてコンタクト面における抵抗を下げる工 夫が必須といわれている。

【ののの7】しかし、工程を開除化し、メモリセルデバイス、ロシックデバイス等の異なる領域でフラグを一工程で一気に形成しようとすると、同じ半路体を振面の全てのフラグ形成子定領域表面も高融点金属シリサイド化せざるを得ない。この場合、設計ルールがの、35 mm性代以降のデバイスにおいてもたらされる微細化は、フラグを作りつけるべき窓の幅をも狭めてしまうが、一方で、層間降降限の厚さは除降性総を維持し、配降層間の相互干渉を迫けるには、やむなくある程度の厚さを破像するしかなく、その結果、フラグ用ホールの間口が狭くて更行きの深い高アスペクト比になってしまう。このような高アスペクト比のホールに対してはスパッタリングを用いてタングスデンを形成することには無理がある。【ののの8】例えば、図2(4) に示すように、層間結構の100円に沿ってバリアメタル期の

【000.8】例えば、図2(a) に示すように、層間結構 限3の上面とボール4の内面に沿ってパリアメタル限9 を形成した後に、そのパリアメタル限9の上にタングス ラン限10を形成することになるが、スパッタリング形 成によって高アスペクト比のボール内をタングステン限 10で建めようとすると、ボール4内ではボイド10.a の発生が避けられなくなる。

[0009] そして、そのようなボイド10eのある状態で、5i026は映上のタングステンをOMPにより除去しようとすると、図2(b)に示すように、研度体で時にボイド10eの中に研磨剤のが入り込んでしまって信頼性が低下する。あるいは、図2(c)に示すように、PZT強誘電体限プ等を形成した後に、日で工特性発現のために酸素等団気下で500~200での高温でキャパシタのを加速すると、ボイド10eが破裂し、層様成材料がホール4の周囲に飛動してデバイス性能に致命的な場場をもたらし、ひいては歩智まりを低下させる原因となる。

【0010】一方、微細デバイスに対しては、ボイド発生を助くたのに高温高圧スパッタリング法を用いることにも無理がある。余分な高温や圧力をかけることは、デバイスの他の領域にストレスを及ぼしかれず、毎音まりを下げる要因となることからである。余分に熱をがければ、例えばロジックデバイスを高速化させようとして浅く不純物を挙入して形成されたソースノドレイン領域の下に金属が突き抜けるまでシリサイド化が深く進んでしまい。ジャンクション破壊が起こる可能性も高い。

【の0.1.1】また、ブラグとして用いようとしているタングステンは、ポリシリコンと比較して酸化されやすく、また、タングステンの上に直にIro2限を形成すると、それらのコンタクト抵抗が増大する。そこで、下部電極の最下層として、Iro2取の下にさらに「III、IM」Tall ()

Ta. Alsin, Tasinのいずれかの導電度を形成して、Ir 02 度とタングステンプラグとのコンダクト抵抗を低調することが考えられる。

[0.0.12] しかし、図3に示すように、下部電極の最下層として酸化されやすい材料限。例えば「IN 限6 dを採用すると、PZ工強誘電体限7のエッチングによるダメージからの回復をれらって酸素雰囲気でアニールする際に、FIL 限6 d はその側面方向から酸素が供給されて酸化してしまってその側部の限度が増大してキャパシダ構成限に至みが生じる。例えば、酸素雰囲気中でス00円に、20分のアニールを行うと、そのFIN 限6 d はその一側面から内方に0: 2μm程度酸化される。

【OO 13】その酸化が発生すると、TIN 限6日の周辺部の限度が局部的に増加するので、その上の(r 02駅 5 年の平坦性が損なわれる。そのような酸化は、TIN の代わりにWitan in a isin のいずれを使用しても生じる。ここで、下部電極6を構成する(r 限6 b は、P ご T 強誘電体限7 を返過してくる酸素を吸収する機能があるので、その下のLIN WW.Tan in a in tasin work 6日の酸化を抑制する機能があるが、側方からの酸化を抑制する機能があるが、側方からの酸化を抑制するとはできない。

【0014】本発明の目的は、ボイドの発生を抑制してなうグステンプラグを形成し、さらに、キャパンタ下部電極とプラグの間の酸化を防止することができる半導体配低装置及びその製造方法を提供することにある。 【0015】

【課題を解決するための手段】上記した課題は、半路体 を振の上に形成された路縁限と、その路縁限に形成され たホールと、ホールの中で上部に凹部を有するように形 成されたタングステン層と、路縁限の上に形成された配 化イリジウムを有する下部電極と強誘電体限と上部電極 とからなるキャパシタと、ホールの凹部内に埋め込ま れ一下部電極とタングステン層とのコンタクト抵抗を低 通したコンタクトメタル層とを有する半路体記憶装置に よって解決される。

100161上記した半導体記憶装置において、四部内で制記コンタクドメタル層の上に形成されたイリシウム層を有してもよい。また。上記した課題は、半導体率級の上に急降限を形成する工程と、配解限にホールを形成する工程と、ボール内面と給降限上面の上にバリアメタル層を形成する工程と、バリアメタル層の主にCVDを決定よってダングステン層を形成して、このタングステン層をホール内に充填する工程と、研磨、エッチバックのいずれかによってタングステン層をがバリアメタル層を暗線即上面から除去するとともに、ボール内の上部に凹部が存在する状態でタングステン層をボール内に対す工程と、暗降限と四部内にコンタクトメタル層を形成する工程と、暗降限と四部内にコンタフトメタル層を発降限上から除去して凹部内にのみ残す工程と、ボールの上に形成されて酸化イリジウムを有す

る下部電極と強弱電体層と上部電極とからなるキャパシタを形成する工程とを有する半導体記憶装置の製造方法によって解決される。この場合、キャパシタの形成後にキャパシタを脱去き有等関系中でアニールしてもよい。【ロロ17】上記した半導体記憶装置の製造方法において、コンタクト層を絶縁関から除去する工程と、研察、エッチパックのいずれかによってイリシウム層を絶縁関上から除去して四部内でコンタクトメダル層の上にのみ残す工程とをきらに有してもよい。なお、上記したコンダクトメダルは、金化チダン、金化タングステン、金化タンタル、タンタル。金化アルミニウムシリコン、金化タンタルシリコンから選択される。

(001:8)上記した本発明によれば、絶縁限のホール内のプラグを構成するタングステン層とキャパシタの下部乗権の間に形成されるコンタクトメタル層をボールの上部に埋め込むようにした。これにより、キャパシタを歴券含有雰囲気中でアニールしてもそのコンタクトメタル/層の展界増加は防止される。

[0019]また。そのホール内においてコンタクトメタル層の上にイリジウムを埋め込むようにしている。これにより、従来のように手をパンタ下部電極としてイリジウム層を設化イリジウム層で設定情報を採用する必要はなくなり、その下部電極を設化イリジウムのみで構成してキャパシタの層数が減って、発起製土のカバレッジが改善される。

【0020】さらに、絶縁限のホール内にタングステン 層を形成する際にOVD法を採用している。 したがっ で、ボール内のタングステン層にボイドが発生すること が阻止される。

[0021]

【発明の実施の形態】そこで、以下に本発明の実施形態 を図面に基づいて説明する。

(第1の実施の形態) 図4(a) は、本発明の第1実施形態のFeRAMセルを示す断面図である。図4(a) において、シリコン(平等体)を振すすの表面にはメモリセル領域を区画するためのLOCのS層12が形成され、そのメモリセル領域にはワードのW上を取れたゲートを極13eがシリコン基版11上にゲード能線限13bを介して形成されている。また、シリコン基版11のうちゲートを極13eの両側方には、不純物拡散層13c、13dが形成されている。それらのゲートを極13。不純物拡散層13c、13dが形成されている。それらのゲートを極13、不純物拡散層13c、13dが形成されている。それらのゲートを極13、不純物拡散層13c、13d等は、MOSドランジスタ1つを検まする。

【0.0.2.2】MOSトランジスタ13、シリコン基板1 1、LOCOS層12は、Siのよりなる第十路球膜1 4、第2路線膜15によって覆われ、その第1、第2路 縁膜14,15には第1に形成された第1のホール15 を適してピット線8上が第1の不純物鉱版層13。に接 枝されている。また、ビットはBLと第2路縁取15の 上には、\$102よりなる第3路縁敗1万が形成されている。

[0023] そして、第1~第3組線膜14、15; 1 7.において第2の不純物拡散層 1.3 dの上には、第2の ホール・18が形成されている。その第2のホール18の 内面には、チタン、金化チタンが頂に形成されてなる二 層構造のパリアメタル映19 mが形成され、さらに、第 2のボール18の中には、タングステン映196とその 上に形成されたコンタクトメダル層196からなるプラ ・グィッが埋め込まれている。コンタグトメタル層190 は。例えば金化チタシ(TIN)と変化タングステン(W N)、変化タンタル(TaN)、タンタル(Ta)、変化アー ルミニウムシリコン(AISIN)、室化タンタルシリコン (Tasin) のいずれかの準電限から形成されている。 (0024) きらに、第3絶縁限17の上には、図4 (b) に示すように、ギャパシタ20を情成する下部電極 21と強誘電体限22と上部電極23が頂に形成され。 その下部電攝21はブラグ19のコンタクドスタル層1 9.6に接続されている。下部電極21は、プラグ1.9に 接続される第1の酸化イリジウム (16,02) 層2 1 e と、 その上に頃に形成される第1のイリジウム(17)。層21 bと第2の酸化イリンウム層216とから構成される。 強誘電体膜22としては、PZT、PLZT、STB等 の関が適用される。また、上部電極23は、下から頂口 形成された第3の酸化イリジウム層23 m と第2のイリ シウム層236から構成されている。

「0025」さらに、キャパンタ20と第3路は限17上には絶縁保護限24が形成され、その上にはホール246を通してキャパンタ20の上部重優23に接続される配換25が形成されている。以上のような構成のメモリモルにおいては、プラグ19を構成するタングステン層19bの上にすが、等よりなるコンダクトメタル層19cを形成したので、そのコンダクトメタル層19cが低づされる。しかも、酸化されやすじ材料のコンタクトメタル19cは、第2のホール18内のみに形成されてキャパンタ20の強誘電体限22を放棄アニールする際にコンダクトメタル層19cが破したれることがなくなる。

[0026] なお、下部電優21 において、第1の酸化イリジウム限21 で名略して第1のイリジウム限21 で名略して第1のイリジウム層21 で変勢36段限17上に直に形成してもよい。上記したプラク19の形成については、以下の第2、第3実施形態において説明する。

(第2の実施の形態) 図5(a) ~(d) は、本発明の第2 実施形態を示すメモリセルのブラグ形成工程を示す断面 図であって、図4の1-1線から見た断面図である。

【0027】図5(a) に示す状態になるまでの工程を説:

明する。ます、シリコンを仮すった預う第1~第3倍様 関する。1.5、1.7を順に形成した後に、フォトリング ラフィー法によりパターニングして不軽物拡散層13.6 の上に直径5.0.0 n mのホール1.8を形成する。\$(02よ りなる第3倍様限1.7はTEOらガスを用いてプラズマ CVD法によって形成される。

「0028」 続いて、スパッタによって、ホール18の内面と第3節経験17の上に映厚10㎡のチタン度と映厚50㎡の変化チタン層を続けて形成し、これをパリアメタル度19aをまる。さらに、六フッ化タングステン(WF6)、ガスを用いてCVの法によりパリアメタルを19aの上にタングステン度19bを形成してホール・18内に埋め込む。そのタングステンを19cの成長条件として、成長雰囲気圧力を0。80㎡、成長温度を400℃とし、ガスについてはWF6 ガス流量を300%の水素(N2)ガス流量を33㎡とし、ホール18内のタングステンを19cにはポイドが発生することはない。

「0029」次に、図5(6) に示すように、CMP法によって第364を映17上のタングステン暦 196とパリアメタル暦196を除去するとともに、ホール18内の上にディシング部186を形成する。このディシング部186を形成するためにCMP法の際に乗らかい研磨布。例えばSUBAAOO(ローデル)を使用する。 対いて、図5(c) に示すように、スパッタ法により、TIN、WAL TAN、Ta、AISIN、TaSIN のいずれかをコンタクトダタル暦19cとしてディシング部186内と第36段映17上面の上に形成する。

【0030】次に、図5(の に示すように硬い研磨布として001000 (ローテル社)を使用してコンタクドメタル層190を研磨して平坦化することにより、第3 施辞院17の上面上からコンタクトメタル層190を終まするとともに、ディシング部180を埋め込むようにコンタクトメタル層190を残す。以上によりホール18内のブラグ19の形成が終了する。

【003.11 この後に、図4(b) に示すような下部電極2.1を構成する(r02層2.1 a、1r層2.1 b、1r02層2.1 a、1r層2.1 b、1r02層2.1 a、5にその上に上部電極2.3を構成する)r02層2.3 a) lr 層2.3 b を順に形成する、1r02層2.1 a、2.1 a、2.3 a と1r層2.1 b、2.3 bはスパッタ法により形成され、33誘電休眠2.2を構成するP.Z.T.はソルゲル法により形成される。

【0032】また、PZTを形成した後には、酸素雰囲気中でアニールを施してPZTを括晶化させる。さらに、不部電極21、PZT強誘電体膜22、上部電極23を成膜した後に、それらをフォトリングラフィー法により図4(6)に示したようなキャパシタの形状にパターニングし、その後に、酸素雰囲気中でキャパシタ20を温度700℃程度でアニールしてキャパシタ特性を回復させる。

【0033】以上のような工程により形成されたメモリセルは、図4(6)。に示したように、フラク19を構成するタングステン層196と下部電極21を構成するいの。層216の間に形成されるコンタクトメタル層19cがボール18中に完全に埋め込まれるので、キャパシタ形成後に酸素含有雰囲気中で高温アニール処理が随されてもコンタクトメタル層19cが酸化されることがなくなる。これにより、図3に示したようなギャパシタ形成後の下部電極21の周辺部での持ち上がりが無くなる。

[0034] また。プラグ19を構成するタングステン。 層196をCV D法により形成したので、ホール16内。 でのタングステン層196にはポイトが発生しなくなり、プラグ19への汚物の退入やプラグ19の加熱の際の破裂が防止される。

(第3の実施の形態) 本実施形態では、第2実施形態と 異なるブラグの形成方法について図 6(a) ~ (d) に基づ いて説明する。なお、図 6において、図 5 と同じ符号は、 同じ要素を示している。

(0035)ます。図5(3) に示すように、シリコンを 版11を限う第1~第3億様既14、15、17を頂に 形成した後に、フォトリングラフィー法によりパターニ ングして不純物度散層134の上にホール19を形成す。 る。続いて、スパッタによって、ボール18の内面と第 3億様限17の上にチタン度と変化チタン層を続けて形成し、これをパリアメタル層19eとする。さらに、C V D法によりパリアメタル層19eの上にタングステン。層19bを形成してボール18内に埋め込む。

[0036] なお、それらの層の形成方法や形成条件は、第2実施形態と同じである。太に、図6(b) に示すように、エッチバックによって第3倍程限17上のタングステン層196とバリアメダル層196を除去し、さらに、ホール・18内の上に深さ200nm程度の第186を形成する。この場合のエッチング条件として例えば、SF6とN2の場合ガスを用いる。

[0.038] 以上によりホール・8内のプラグ・9の形成が終了する。この後に、第2実施形態で説明したような工程でキャパシタ20を形成する。以上のような工程によれば、図4(b) に示したように、プラグ・9を構成するタングステン層19bと下部電極21を構成するに02層21eの間に形成されたコンタクドメタル層19c

がホール 18中に埋め込まれた状態になるので、キャパシタ形成後の酸素含有雰囲気中での高温のアニール処理が施されてもコンタクトメタル層 19cが酸化されることがなくなる。従って、図3に示したようなギャバシダ形成後の下部電極21の周辺部での持ち上がりが無くなる。

【0039】また、プラグ19を構成するタングステン 関196をCV D法により形成したので、ホール18内 のタングステン関196にはポイトが発生しなくなり、 プラグ19人の済物の温入や加熱の際のプラグ19の破 駅が防止される。

(第4の実施の形態) 図7(a) は、本発明の第1実施形態のFeRAMセルを示す断面図であり、図4(a) と同じ符号は同じ要素を示している。

【0040】図では、上まいて、シリコン(半導体)基版・1の表面にはダモリセル領域を区面するためのにののの見て2が形成され、そのメモリセル領域にはワード現象しを兼れたゲート電極13。かシリコン基版11上にゲード路線は136を介して形成されている。また、シリコン基版11のうちゲード電極136の両側方には、不軽物拡散層136、196か形成されている。それらのゲード電極13、不軽物拡散層136、196 が形成されている。それらのゲード電極13、不軽物拡散層136、196 が形成されている。それらのゲード電極13、不軽物拡散層136、196 等は、MOSドラングスタ13を接成する。

【004.1】MOSトランシスタ13、シリコン基低11、LOCOS留12は、5100よりなる第16時限14、第26時限15によって覆われ、その第1、第26時限14、1.5には第1に形成された第1のホール15を通してビット執8しが第1の不純物拡散層136に接続されている。また、ビット執8しと第26時限15の上には、5100よりなる第36時限17が形成されてい

【00.42】 そして、第1~第3語縁限14、15、17において第2の不純物拡散層13 dの上には、第2のホール18が形成されている。その第2のホール18の内面には、チタン、安化チタンが順に形成されてなる二層構造のパリアメタル限30 aが形成され、さらに、第2のホール18の中には、タングステン限30 a とその上に形成されたコンタクトメタル層30 a が順に形成され、それらによりホール18内にはプラグ30が埋め込まれている。コンタクトメタル層30 c は、例えばT-M、MU, Ta、Als IN、Tas INのいずれかの姿電限から形成されている。

【CO.43】さらに、第3絶録以1.7の上には、図7(b) に示すように、キャパシタ31を構成する下部電極32、強誘電体以33、上部電極34が頂に形成されている。下部電極32は第1の起化イリジウム(Ir.02) 層から構成され、強誘電体以33はPZT、PLZT、SBT等から構成され、また、上部電極34は、下から順に形成された配化イリジウム層346とイリジウム層346から構成されている。

(00.44) さらに、キャバンダ3.1と第3倍録限1.7上には絶縁保護限2.4が形成され、その上にはボール24.6を通してキャバンダ3.1の上部電優3.4に接続される配換2.5が形成されている。以上のような構成の文モリセルにおいては、ラグ3.0では成立るタングスデン層3.0 bの上にTIN 等よりなをコンダクトメタル層3.0 cのことイリジウム層3.0 cのことイリジウム層3.0 cの間の電気抵抗が低減される。しかも、酸化されやすし材料のコンダクトメタル3.0 c。は、第2のホール1.6 内のみに形成されてキャバンダ3.1の強誘電体限3.3を触彙アニールする際にコンダクトメタル層3.0 を放棄アニールする際にコンダクトメタル層3.0 を放棄アニールする際にコンダクトメタル層3.0 を放棄アニールする際にコンダクトメタル層3.0 を放棄アニールする際にコンダクトメタル層3.0 を放棄アニールする際にコンダクトメタル層3.0 を放棄アニールする際にコンダクトメタル層3.0 を放棄アニールする際にコンダクトメタル層3.0 を放棄を放棄を放棄することがなくなる。

【0045】さらに、コジタクトメタル周306の酸化を助止するためにその上に形成されるイリジウム周30 aも併せてホール19内にのみ残すようにしたので、イリジウムと第3結縁限との密書性を向上させるために形成される酸化イリジウムが一層不要となる。上記したプリク30の形成については、以下の第5、第6実成形態において説明する。

(第5の実施の形態) 図8(a) ~(d) は、本発明の第5 実施形態を示すメモリセルのブラグ形成工程を示す断面 図であって、図7の11~11頃から見た断面図である。

【0047】次に、図8(b) に示すように、エッチパックによって第364様以17上のタングステン暦306とパリアメタル度30aを脱去するとともに、ホール18内の上に深さ300nm程度の凹部186を形成する。 独いて、図8(c)・に示すように、スパッタ法により、11 W、ML Tall Ta、AlSIN にTaSIN のいずわかをコンタクトメタル暦30cとして凹部18c内と第364様以17上面の上に形成じた後に、スパッタ法によりイリシウム度30cを30.00mの原言に形成する。

(0048) 次に、図8(の に示すように、破し研磨布として 1 0100 (ローテル社) を使用してコンタクトメタル層300とイリジウム層30点を研磨して平坦化することにより、第3倍辞限17の上面上からそれらの層30c,30dを除去するとともに、四部186を埋め込むようにそれらの層30c,30dを残す。以上

によりホール(自内のプラグ30の形成が終了する。 【00(49) この後に、図グ(b) に示すような下部電極 3.2を構成する1,02層を形成し、その上に強誘電体限3 3.を形成し、さらにその上に上部電極3.4 を構成する1。 02層3.4 e、1 r層3.4 b を順に形成する。1,02層と1 r層 はスパラタ法により形成され、強誘電体限3つを構成するP2丁はソルゲル法により形成される。

【00.50】また、PZTを形成した後には、放棄雰囲気中でアニールを施してPZTを指品化させる。さらに、下部电極32、PZT強誘電休時33、上部电極34を成映した後に、それらをフォトリングラフィー法により図7(6) に示したようなキャパシタ31の形状にパターニングし、その後に、放棄雰囲気中でキャパシタ31を温度700で程度でアニールしてキャパシタ特性を回復させる。

(0051)。以上のような工程により形成されたメモリセルは、図76)に示したように、ブラグ30を構成するダングステン層306と下部电極32を構成するい。2 層の間に形成されるコンタクトメタル層190がホール18中に完全に埋め込まれるので、キャバシタ形成後に酸素含有雰囲気中で高温アニール処理が施されてもコンタクトメタル層300が酸化されることがなくなる。これにより、図3に示したようなギャバシタ形成後の下部電極21の周辺部での持ち上がりが無くなる。

[0052]また。第1実施形誌でキャパシタ下部電価を構成していたイリジウム層30点をホール18内に埋め込んだので、その下部電価の最下層として形成していた酸化イリジウム膜の形成が不要になり、キャパジタを強くすることが可能になる。さらに、ブラグ30を構成するタングステン層30点をCVD法により形成したので、ホール18内でのタングステン層30点にはボイドが発生しなくなり、ブラグ30への汚物の温入やブラグ30の加熱の際の破裂が防止される。

(第6の実施の形態): 本実施形態では、第5実施形態と 異なるブラグの形成方法について図9。図10円基づり、 て説明する: なお、図9。図10円おいて、図8と同じ 符号は同じ要素を示している。

【00.53】ます。図9(a) に示すように、ジリコン基版・1.を関う第1~第3節縁限14, 15, 17を項に形成した後に、フォトリングラフィー法によりパターニングして不評物拡散層13々の上にホール18を形成する。続いて、スパッタによって、ホール18の内面と第3節縁限17の上にチタン層と変化チタン層を続けて形成し、これをパリアメタル層30°6とする。さらに、パリアメタル層30°6の上にタングステン層30°6をCVの法により形成してホール18内に埋め込む。

【0.054】 なお、それらの屋の形成方法や形成条件 は、第2実施形態と同じである。次に、図9(b) に示す ように、研磨によって第3絶縁限17上のタングステン 層30.6とパリアメタル層30eを除去し、ホール18 内にのが残す。その研究の際には、硬い研究市として1000 (ローテル社) を使用する。次に、図9(6) に示すように、ホール18内のタングステン暦306と パリアメタル暦30%の上層部をエッチバックにより除去することにより、深さ300m確度の凹部18日を形成する。この場合のエッチング条件として、例えばアルコンガスを用いる。

【0055】 技いで、図9(d):に示すように、スパッタ 法により、Fill、M、Tall、Ta、Aisill、Fasillのいず れかをコッタクトメタル度30cとして凹部18d内と 第3指標度17上面の上に300nmの厚さに形成す る、大に。図10(a) に示すように、コンタクトメタル 度30cを研磨して凹部18dの中にのみ残す。

100.561 まらに、図1.00) に示すように、スパラタ法によりイリシウム度3.03を形成して四部1.83を完全に望め込むようにする。そして、第30時限17.1上に形成されたイリシウム度3.03を図1.0(c) に示すように研究、除去する。以上によりホール1.8内のフラグ3.0の形成が終了する。この後に、第5実施形態で説明したような工程でキャパシタ2.0を形成する。

(10057)以上のような工程によれば、図7(b) に示したように、ブラグ30を構成するタングステン層30 6 と下部電極32を構成するロの層の間に形成されたコンタクトメタル層30cがホール18中に埋め込まれた。 状態になるので、キャパシタ形成後の酸素含有雰囲気中での高温のアニール処理が施されてもコンタクトメタル 層119年が酸化されることがなくなる。従って、図3に示したようなキャパシタ形成後の下部電極32の周辺部での持ち上がりが無くなる。

【0058】また。第1実施形態でキャバシタ下部電極を構成していたイリジウム層30.aをボール18内に埋め込んたので、その下部電極の最下層として形成してした酸化イリジウム膜の形成が不要になり、キャバシタを強くすることが可能になる。

[0059]

【発明の効果】以上述べたように本発明によれば、絶縁 既のホール内のブラグを様成するタングステン層とます。 パシタの下部電極の間に形成されるコンタクトメタル層 をホールの上部に理め込むようにしたので、キャパシタ を放棄含有雰囲気中でアニールしてもそのコンタクトメ タル層は監禁に触れることはなく、コンタクトメタル層 の限算増加を防止することができる。

100601 そのホール内においてコンタクドメタル層の上にイリシウムを埋め込むようにしたので、従来のようにキャパシダ下部電極としてイリシウム層を酸化イリシウム層で接近構造を採用する必要はなくなり、その下部電極を酸化イリシウムのみで構成してキャパシタの層数が減って、絶縁関上のカパレッジを改善することができる。

【0061】また、絶縁膜のホール内にタングステン層

を形成する際に CV D法を採用したので、ボール内のダ ングステン層にポイドが発生することを防止することが できる。

【図面の簡単な説明】

【図1】従来技術を示すメモリゼルの断面図である。

【図2】従来技術のメモリセルのブラグの形成工程を示 す断面図である。

【図3】従来技術のメモリセルのキャパシタの産業アニ 一ル後の状態を示す断面図である。

[図4] 本発明の第1実施形態に係るメモリセルの断面 回である。

[図5] 本発明の第2実施形態に係るメモリセル用ブラ グの形成工程を示す断面図である。

[図6] 本発明の第3実施形態に係るメモリセル用ブラ グの形成工程を示す断面図である。

【図7】本発明の第4実体形態に係るメモリセルの断面 図である。

【図8】本発明の第5実施彩態に係るメモリセル用ブラ グの形成工程を示す断面図である。


【図9】 本発明の第6実施形態に係るメモリセル用フラ グの形成工程を示す断面図(その1)である。


【図10】本発明の第6実施形態に係るメモリセル用プラ グの形成工程を示す断面図(その2)である。


【符号の説明】


1/1 ··· シリコン基板以半導体基板) 1/2 ··· L O C O S 。 1/3 ··· MO S トランジスタ、1/4 ··· 第1 指縁限、15 ··· 第2拾禄献。17…第3拾禄联、18…ホール、186 · ディシング部、186、186…凹部、19…フラ グッ1 9 a …バリアメタル層、1,9 6 …タングステン 層、1.96…コンタグトメタル層、20…キャパジタ、 2 1 … 下部電極、22 1 6 、2 1 6 … 酸化イリジウム層 2 1 6 中子リジウム層、2 2 一強誘亜休層、2 3 円上部 電極、236…酸化イリジウム層、236・イリジウム 層、30~フラグ、30~・パリアメタル層、30b・・・ タングステン屋、3000 ゴンタクド文ダル層、300 d ディリジウム層、3イッキャパシタ、3.2一下部電極、 33…強誘電休息、34…上部電極。

[図1]











[23]





(B 4)




25 0x 20.4-719.5 27a 200 0x 216.216 216 216

[3 7]








·(25)



11-9







フロントページの味き

(72)発明者 伊藤 昭男

神奈川県川崎市中原区上小田中4丁目1番

1号 亩土通株式会社内

(72)発明者 グリー アンドリュー 神奈川県川崎市中原区上小田中4 丁目 1番 1号 富士道株式会社内 F.ターム(参考) 5F083 FR02 GA21 JA14 JA15 JA36 JA39 JA40 JA42 KA17 NA08 PR21 PR22 PR33 PR39 PR40

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
D BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ other.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.